Устройство управления и синхронизации - Электрическая структурная схема микропроцессорной системы

Базовым интервалом времени, на котором основана синхронизация работы всего микроконтроллера, является машинный цикл. Машинный цикл имеет фиксированную длительность и содержит 6 состояний S1-S6, каждое из которых по длительности соответствует такту, и, в свою очередь, состоит из двух временных интервалов определяемых фазами P1 и P2. Таким образом, каждый машинный цикл состоит из 12 периодов входного тактового сигнала и при частоте последнего 12 Мгц составляет 1 мкс. Дважды за один машинный цикл формируется сигнал ALE.

Входной тактовый сигнал вырабатывается либо встроенным тактовым генератором микроконтроллера при подключении к его выводам X1 и X2 кварцевого резонатора (см. Рис. 5 а) или LC-цепочки (см. Рис. 5 б), либо внешним источником тактовых сигналов (см. Рис. 5 в).

а

В случае LC-цепочки частота опорного синхросигнала определяется выражением

В случае внешнего тактового генератора его выход подключается ко входу X1, а вывод X2 подключается к общей шине.

Внешний интерфейс микроконтроллера предназначен для организации взаимодействия его с внешней памятью программ и данных и устройствами ввода-вывода. Обмен данными осуществляется по внешней мультиплексной магистрали микроконтроллера. Эта магистраль использует выводы порта P0 для выдачи младшего байта адреса и чтения/записи байта данных, а выводы порта P2 - для выдачи старшего байта адреса. Обращение к внешней памяти данных требует двух машинных циклов. Поэтому второй импульс ALE внутри машинного цикла при обращении к внешней памяти данных не генерируется.

цикл чтения из внешней памяти данных

Рисунок 6. Цикл чтения из внешней памяти данных

По срезу сигнала ALE младший байт адреса, поступающий с выводов порта P0, должен быть зафиксирован во внешнем регистре-защелке. Старший байт адреса держится на выводах порта P2 в течение всего цикла и не требует внешней фиксации. Данные считываются в фазе P1 состояния S3 текущего машинного цикла. К этому моменту они должны быть заведомо установлены на шине данных.

цикл записи во внешнюю память данных

Рисунок 7. Цикл записи во внешнюю память данных

При обращении к внутренней памяти данных сигналы RD и WR не вырабатываются. Однако сигнал ALE вырабатывается всегда.

Для обращения к внешней памяти программ используется механизм отличный от механизма обращения к памяти данных. Для фиксации слов программы используется специальный сигнал PSEN. При этом сигналы ALE и PSEN вырабатываются дважды за машинный цикл. Если второй выбираемый байт в команде не используется, то он игнорируется. При переходе к выполнению следующей команды он будет считан вторично.

цикл чтения внешней памяти программ

Рисунок 8. Цикл чтения внешней памяти программ

Так же, как и в случае памяти данных, младший байт адреса должен быть зафиксирован во внешнем регистре по срезу сигнала ALE. Байты программы считываются в фазе P1 состояний S4 и S1 текущего машинного цикла. При обращении к внутренней памяти программ сигнал PSEN не генерируется.

Работа с внешней памятью программ разрешена лишь при низком уровне на входе EA. При этом микроконтроллер считает, что вся память программ расположена во внешней памяти. При высоком уровне сигнала на этом входе микроконтроллер реализует цикл обращения к внешней памяти программ лишь в случае, если требуемый адрес выходит за пределы внутреннего сегмента памяти программ. Если в микросхеме "прошит" бит секретности, то уровень сигнала на входе EA фиксируется при сбросе микроконтроллера во внутренней защелке и дальнейшее его изменение не влияет на работу системы.

Начальная установка (аппаратный сброс) производится с целью запуска или перезапуска микроконтроллера после подачи на него напряжения питания. Сброс осуществляется подачей на вход RESET высокого уровня и удержания его в течение не менее двух машинных циклов. Этот сигнал может подаваться асинхронно по отношению к внутреннему тактированию. Вход RESET постоянно опрашивается микроконтроллером в момент S5P2 каждого машинного цикла. После сигнала сброса порты ввода-вывода находятся в неизменном состоянии в течение 19-ти периодов тактирования, после чего в промежутке между 19-м и 31-м тактом переводятся в начальное "единичное" состояние. При этом сигналы ALE и PSEN находятся в неактивном (высоком) состоянии. По сигналу сброса микроконтроллер устанавливает все служебные регистры в начальное состояние. На содержимое внутренней памяти данных сигнал RESET не влияет. При включении питания она устанавливается в произвольное состояние. Длительность сигнала RESET должна быть не меньше времени необходимого для запуска внутреннего генератора плюс 2 машинных цикла. В свою очередь время установки генератора зависит от частоты синхронизации и характеристик кварцевого резонатора. При частоте 10 Мгц оно обычно составляет около 1 мкс.

Для автоматического рестарта микросхемы после подачи напряжения питания, к выводу RESET необходимо подключить RC-цепочку (см. рис. 9), обеспечивающую требуемую задержку, позволяющую генерировать одиночный импульс сброса.

После снятия сигнала RESET проходит от 1 до 2 тактовых периодов до их активизации. При этом микроконтроллер начинает выполнять программу с адреса 0000h внутренней либо внешней памяти программ (в зависимости от уровня сигнала EA).

Удержание выводов ALE и PSEN в активном (нулевом) состоянии при активном сигнале RESET приводит к переводу всех выводов микросхемы в высокоимпедансное состояние (режим "ONCE"). Этот режим используется для отладки системы.

Похожие статьи




Устройство управления и синхронизации - Электрическая структурная схема микропроцессорной системы

Предыдущая | Следующая