Проверка схемы и отображение ошибок - Проект печатных плат электронных устройств в системе автоматизированного проектирования P-CAD

Созданная схема в редакторе Schematic должна быть проверена на наличие ошибок, так как при наличии таковых проектирование ПП не может быть произведено. После устранения недостатков можно приступать к проектированию ПП.

Для отображения ошибок на схеме в опциях дисплея (Options Display) на вкладке Miscellaneous (Разное) в группе ERC Errors устанавливается режим отображения выявленных ошибок схемы. При выборе переключателя Show (Показать) обнаруженные ошибки указываются на схеме специальным индикатором.

В поле ввода Size (Размер) этой группы можно задать размер индикатора ошибки, который может варьироваться в пределах от 0.025 до 10 мм.

Проверка схемы на ошибки осуществляется по команде Utils | ERC (Electrical Rules Check). В меню данной команды задается перечень проверок, результаты которых приводятся в текстовом отчете.

настройка конфигурации erc

Рисунок 7 - Настройка конфигурации ERC

Список проверяемых ошибок приведен в таблице 2.

Таблица 2 Правила проверки схем

Правило проверки

Что проверяется

Single Node Nets

Цепи, имеющие единственный узел

No Node Nets

Цепи, не имеющие узлов

Electrical Rules

Электрические ошибки, когда соединяются выводы несовместимых типов, например, выход логической микросхемы подключается к источнику питания

Unconnected Pins

Неподключенные выводы символов

Unconnected Wires

Неподключенные сегменты цепей

Bus/Net Rules

Входящие в состав шины цепи встречаются только один раз или к шине не подходит ни одного провода

Для просмотра отчета об ошибках необходимо включить опцию View Report (просмотр отчета), для индикации ошибок на схеме - Annotate Errors. Приоритет ошибок устанавливается в окне Severity Levels (Ранжирование ошибок):

    - Errors - ошибка; - Warning - предупреждение; - Ignored - игнорирование ошибки.

После ввода необходимой конфигурации при нажатии ОК создается отчет об ошибках и заносится в файл с расширением *.erc.

2.5 Генерация списка соединений

Важным этапом работы со схемой является получение списка соединения компонентов, который может быть использован в редакторе печатных плат для трассировки проводников. Список соединений включает в себя список компонентов и цепей с указанием номеров выводов компонентов, к которым они подключены. Данный список используется для так называемой процедуры "упаковки схемы на печатную плату" - размещения на поле печатной платы корпусов компонентов с указанием их электрических связей согласно принципиальной схеме.

Для создания списка в меню Utils необходимо выбрать Generate Netlist (Генерация соединений) (рисунок 8).

выбор формата списка соединений

Рисунок 8 - Выбор формата списка соединений

В данном окне в списке Netlist Format (формат списка соединений) выбирается формат списка соединений: P-CAD ASCII, Tango, FutureNet Netlist, FutureNet Pinlist, Master Design, Edif 2.0.0, PSpice, XSpice. Для разработки ПП с помощью графического редактора PCB выбирается формат P-CAD ASCII. Нажав кнопку Netlist Filename (Имя файла списка цепей), необходимо выбрать файл списка соединений. Активация функции Include Library Information позволяет включить в файл списка соединений (только для формата P-CAD ASCII) информацию необходимую для составления с помощью Library Manager библиотеки символов компонентов, находящихся в данном проекте (по команде Library | Translate). Для разработки печатной платы данная информация не используется.

Похожие статьи




Проверка схемы и отображение ошибок - Проект печатных плат электронных устройств в системе автоматизированного проектирования P-CAD

Предыдущая | Следующая