Проверка работоспособности устройства - Разработка и моделирование схемы устройства для побайтной передачи информации в однопроводную линию

Итак, для того чтобы построить устройство, нам нужно определиться, что мы будем использовать в качестве источника информации и куда будем передавать данные. Источником информации нам послужит устройство оперативной памяти. Для того, чтобы немного упростить себе задачу, воспользуемся готовым решением от Quartus 9.1 SP2 и поместим на нашу элемент RAM, предварительно выбрав необходимые параметры:

    - RAM с 2 портами, для разрешения записи и чтения из нее данных. - 2 параметра частоты следования импульсов синхронизации для контроля скорости записи и считывания данных из памяти. - объем памяти равный 256 8-ми разрядных слов.

Поскольку в сеть мы будем посылать осмысленные сообщения, разбитые на пакеты по 8 бит, забирать у памяти напрямую информацию представляется не совсем удобным, так как нам нужно успеть подсчитать четность битов сообщения, выставить стоп и старт биты и выдать сообщение побитно в канал связи. Поэтому соберем на нашей схеме параллельный 8-ми разрядный регистр из D-триггеров, в который будем помещать "промежуточные" данные пачками по 8 бит и забирать оттуда при первой необходимости. Для побитной передачи информации в канал связи нам потребуется 12-ти разрядный последовательный регистр с параллельной загрузкой, 8 разрядов уйдет на сообщение, остальные 4 разряда уйдут на 1 старт-бит, 1 бит четности и 2 стоп-битовых разряда. Таким образом, схема позволит вывести из оперативной памяти первые 8 бит информации, положить их в параллельный регистр, подсчитать четность и передать информацию последовательному регистру для вывода. Вручную настроим частоту считывания информации из памяти так, чтобы после выхода первого 8-ми битного сообщения из ОЗУ чтение памяти прекращалось и снова начиналось после 12 тактов работы последовательного регистра [4].

Когда схема устройства собрана и компиляция показывает, что ошибок нет, создаем временную диаграмму и добавляем все имеющиеся сигналы для исследования и симуляции. Параметры частоты следования импульсов синхронизации clk для RAM и для параллельного регистра, так же clock для последовательного регистра с параллельной загрузкой задаем вручную. Записывать данные в память RAM и читать из нее данные будем с разной частотой. Запись будет происходить с частотой - 20 MHz, а чтение - 1.66 MHz. Так же вручную зададим сигналы для входа информации и считывания ее из памяти.

На первом этапе, как показано на рисунке 14, мы разрешаем запись некоторого количества информации в память. После загрузки информации начинается чтение памяти, записанная информация появляется на выходе qq блока оперативной памяти RAM (второй этап рисунок 14). Далее информация поступает на вход параллельного регистра, одновременно с этим происходит подсчет четности битов, переданного информационного сообщения. На этапе 3 (рисунок14) информация считывается с параллельного регистра и подгружается в последовательный регистр с параллельной загрузкой для последующей отправки в линию (этап 4 рисунок 14) [МГТУ РЛ1-001.04].

Похожие статьи




Проверка работоспособности устройства - Разработка и моделирование схемы устройства для побайтной передачи информации в однопроводную линию

Предыдущая | Следующая