АСИНХРОННЫЙ СЧЕТЧИК C ПОСЛЕДОВАТЕЛЬНЫМ ПЕРЕНОСОМ - Цифровые устройства и микропроцессоры

В качестве примера возьмем четырехразрядный счетчик. Четыре двоичных разряда счетчика обеспечивают М = 16 состояний. Ниже приведена схема и условное обозначение такого счетчика, выполненная на JK-триггерах с инверсными динамическими входами

По правилу 2 сигналы переносов должны сниматься с прямых выходов триггеров, которые переключаются последовательно друг за другом, т. е. асинхронно. Триггеры поставлены в режим счета (J = K

= 1). Счетчик дополнен схемой формирования ускоренного переноса CR (Carry), выход которой может быть подключен к счетному входу C следующего такого же счетчика. Входы ~R всех триггеров объединены, а на входы ~S подана "лог.1", что позволяет "сбрасывать" счетчик сигналом ~R = 0. Счетный вход суммирующего счетчика обозначается "+1". Временные диаграммы схемы, без учета задержки сигнала даны на рисунке.

Анализ временных диаграмм позволяет сделать ряд выводов:

    1) После n-го по счету входного импульса код на выходах Q = Q3Q2Q1Q0 = n, например после 5-го, код Q = 0101 = 5, а после 11-го - Q = 1011 = 11(DEC), т. е. схема действительно является счетчиком. 2) С приходом активного фронта 16-го импульса все триггеры "сбрасываются" и далее процесс повторяется, т. е. модуль счета М=16. 3) Схема также является делителем частоты входных импульсов на 2 в степени (i+1), где i - номер триггера, с которого снимается выходной сигнал. 4) Если снимать выходной код с инверсных выходов, то нетрудно заметить, что начальное значение Q = Q0Q1Q2Q3 = 1111 = 15, т. е. максимальному числу для четырех разрядов и далее, с приходом очередного импульса, код на выходах уменьшается на 1. В этом случае счетчик называют вычитающим. Такого же результата можно добиться, если снимать переносы с противоположных выходов триггеров, а код по прежнему с прямых. Убедиться в этом нетрудно, самостоятельно построив временные диаграммы. Счетный вход вычитающего счетчика обозначается "-1". 5) Важно также отметить, что задний фронт импульса переноса совпадает с моментом перехода всех триггеров из 1 в 0, для суммирующего счетчика и с моментом перехода из 0 в 1 - для вычитающего.

Скорость счета или максимальная частота входных импульсов определяется задержкой сигнала от момента прихода активного фронта счетного импульса до появления нового кода на выходе последнего триггера: tзд. р.счетчика = n * tзд. р.триггера, где n-число триггеров. Тогда Fмакс. счета < 1/tзд. р.счетчика. На рис.56. показан процесс последовательного переключения отдельных триггеров счетчика с приходом восьмого импульса.

Выходной код в течение интервала tзд. р.сч. принимает недопустимые значения (6,4,0). Скорость деления частоты входного сигнала не зависит от количества триггеров и определяется максимальной частотой переключения входного триггера, т. е. Fmax. деления < 1/(tзд. р.триггера + tуст) и больше Fмакс. счета.

Похожие статьи




АСИНХРОННЫЙ СЧЕТЧИК C ПОСЛЕДОВАТЕЛЬНЫМ ПЕРЕНОСОМ - Цифровые устройства и микропроцессоры

Предыдущая | Следующая