СУММАТОРЫ - Цифровые устройства и микропроцессоры
Сумматор осуществляет арифметическое суммирование n-разрядных кодов X=(x(n-1),..,x0) и Y=(y(n-
- 1),..,y0). Правила сложения двух одноразрядных двоичных чисел: 0 (+) 0 = 0 0 (+) 1 = 1 (+) 0 = 1 1 (+) 1 = 0 и перенос 1 в старший разряд.
Операция (+) называется - сумма по модулю два (переключательная функция F6). Устройство реализующее эти правила называется одноразрядным полусумматором и имеет два входа и два выхода. Сложение трех одноразрядных чисел производится следующим образом:
0 (+) 0 (+) 0 = 0 0 (+) 0 (+) 1 = 1 0 (+) 1 (+) 1 = 0 и перенос 1 в старший разряд 1 (+) 1 (+) 1 = 1 и перенос 1 в старший разряд.
Устройство реализующее эти правила называется одноразрядным полным сумматором (ОПС) и имеет три входа и два выхода. Таблица истинности ОПС приведена на рис.26, слева.
Xi, yi - одноименные двоичные разряды чисел X и Y, ci - перенос из предыдущего разряда, si -
Частичная сумма по модулю два и c(i+1) - перенос в следующий разряд. Значения c(i+1) совпадают со значениями функции мажоритарности, поэтому воспользуемся готовым решением:
C(i+1) = xi*yi + xi*ci + yi*ci.(18)
Таблица Карно для si приведена на рис.26 справа. Из таблицы находим: si = xi*~yi*~ci + ~xi*~yi*ci +
Xi*yi*ci+ ~xi*yi*~ci = ~yi(xi*~ci + ~xi*ci) + yi(xi*ci + ~xi*~ci) = ~yi(xi (+) ci) + yi(xi*ci + ~xi*~ci). Выражение
В последней скобке необходимо преобразовать, используя соотношение двойственности.
-------------------------------------
Xi*ci + ~xi*~ci = ~(xi*ci) * ~(~xi*~ci) = (~xi+~ci) * (xi+ci) =
--------------------------------- ---------------
~xi*xi + ~xi*ci + ~ci*xi + ~ci*ci = ~xi*ci + xi*~ci =
~(xi (+) ci) = ~F6 = F9.
С учетом последнего выражения
Si = ~yi(xi (+) ci) + yi~(xi (+) ci) =
Yi (+) (xi (+) ci) = yi (+) xi (+) ci.(19)
Схема одноразрядного полного сумматора соответствующая уравнениям (18) и (19) и ее условное обозначение приведены на рис.27.
Сумматор с последовательным переносом для сложения n - разрядных двоичных чисел показан на схеме (рис.28.). К его недостатку относится большое время задержки, в наихудшем случае, когда от сложения x0,y0 возникает сквозной перенос через все разряды до выхода s(n-1). При двухъярусной схеме одноразрядного сумматора, задержка сигнала от входов до выходов составит 2tзд. р., если считать задержку
В каждом ярусе одинаковой. Суммарная величина задержки будет равна:
Tзд. р.посл. сумматора = n*2tзд. р. (20)
При сложении многоразрядных чисел задержка выходного сигнала на выходе последнего разряда становится недопустимо большой.
В ЭВМ сумматор является центральным узлом арифметико-логического устройства (АЛУ) и от его быстродействиязависитпроизводительностькомпъютера. Поэтомуприменяютсясумматорыс параллельной схемой переноса. Выражение (18) для младшего разряда можно преобразовать, используя тождество для для функции ИЛИ: x + y = ~x*y + x*~y + xy. В правой части равенства СДНФ ф-ии ИЛИ. Тогда
C1 = x0*y0 + x0*c0 + y0*c0 = x0*y0 + c0(x0 + y0) = x0*y0 + c0(~x0*y0 + x0*~y0 + x0*y0) = x0*y0(с0 +1) + c0(~x0*y0 + x0*~y0) =
X0*y0 + с0(x0 (+) y0).(21)
Уравнениям (19) и (21) соответствует схема на рис.29.
Если в каждом разряде сумматора использовать такой одноразрядный сумматор, то никакого выигрыша в скорости не будет. Узел обведенный точками называется узлом переноса (УП), а функции gi и
Pi называются функциями генерации переноса и распространения переноса. С учетом этого можно записать:
C1 = g0 + p0*c0, с2 = g1 + p1*c1 =(22)
= g1 + p1*g0 + p1*p0*c0,(23)
С3 = g2 + p2*c2 =(24)
= g2 + p2*g1 + p2*p1*g0 + p2*p1*p0*c0,(25)
И так далее. Выражения (22,24) - это еще последовательный сумматор, т. к. c3 зависит от c2,c2 зависит от c1, а c1 зависит от c0. Выражения (23,25) соответствуют уже параллельному, т. к. величина ci снимается с выхода предыдущего разряда, в котором она формируется параллельно из всех первичных переменных. Схемы узлов переноса УП1 и УП2 приведены на рис.30.
Из рис.29 и 30 видно, что узел сложения в каждом разряде остается неизменным, а изменяется только узел переноса, причем задержка сигнала от входов xi, yi до c(i+1) остается неизменной и для 3-ярусной схемы равна 3tзд. р.. Суммарная задержка в каждом разряде увеличится на время прохождения сигнала от входа ci до si, т. е. на величину tзд. р., и составит: tзд. р.паралл. сумматора = 4tзд. р. независимо от количества разрядов. За это приходится платить усложнением узла переноса от разряда к разряду.
Похожие статьи
-
РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА - Цифровые устройства и микропроцессоры
Название указывает, что сдвиг данных от разряда к разряду может производиться, как в одну сторону, так и в другую. Одна из возможных схем трехразрядного...
-
Цифровые устройства и микропроцессоры
Введение Счетчики выполняют на запоминающих элементах - триггерах. Он фиксирует число импульсов, поступивших на его вход. В интервалах между ними счетчик...
-
Для n-логических переменных (аргументов) существует 2n их комбинаций или двоичных наборов. На каждом таком наборе может быть определено значение функции...
-
СЧЕТЧИКИ - Цифровые устройства и микропроцессоры
Счетчик (Сч) - последовательностная схема, преобразующая поступающие на вход импульсы в код Q, пропорциональный их количеству. Большинство счетчиков...
-
Расчет схемы электрической принципиальной цифрового матрицирующего устройства. Рассмотрим систему обозначений сигналов, принятую в цифровом телевидении...
-
РЕГИСТРЫ, ПАРАЛЛЕЛЬНЫЕ И ПОСЛЕДОВАТЕЛЬНЫЕ РЕГИСТРЫ - Цифровые устройства и микропроцессоры
Последовательностныесхемысразличнымикомбинациямипоследовательногои параллельного способов записи и считывания информации. Выполняются на основе...
-
СХЕМА СРАВНЕНИЯ КОДОВ - Цифровые устройства и микропроцессоры
Два кода X и Y считаются равными, если попарно равны их одноименные разряды. Можно ввести функцию F(X==Y), которая равна 1, если xi=yi для всех i, иначе...
-
КОМБИНАЦИОННЫЕ СХЕМЫ, ДЕШИФРАТОР - Цифровые устройства и микропроцессоры
В комбинационных схемах логическая функция зависит только от комбинации значений входных переменных. При описании многих цифровых устройств невозможно...
-
Вариант № 6 Необходимо разработать цифровое комбинационное устройство демультиплексор из 1 в 4 в базисе ИЛИ-НЕ, НЕ, логическая функция которого указана...
-
Устройство передающее сигнал с информационного входа на один из выходов, причем номер этого выхода равен десятичному эквиваленту двоичного кода на...
-
ТРИСТАБИЛЬНЫЕ ЭЛЕМЕНТЫ - Цифровые устройства и микропроцессоры
Наряду с двумя логическими состояниями существует третье технологическое состояние, когда выход элемента отключается от внутренней схемы. При этом...
-
D - ТРИГГЕР СО СТАТИЧЕСКИМ УПРАВЛЕНИЕМ - Цифровые устройства и микропроцессоры
D - триггер имеет два входа: информационный вход D(аtа) и вход управления записью/запоминанием (защелкиванием) L(oad)/L(atch) - отсюда его второе имя :...
-
СИНХРОННЫЙ RS - ТРИГГЕР - Цифровые устройства и микропроцессоры
Если незадействованные входы элементов И-НЕ 1 и 2 соединить вместе (рис. 36), получится синхронный RS - триггер со статическим управлением...
-
ПРИМЕНЕНИЕ СЧЕТЧИКОВ В ИЗМЕРИТЕЛЬНОЙ ТЕХНИКЕ - Цифровые устройства и микропроцессоры
На рисунке внизу последовательно включены 6 счетчиков с модулем 10 (двоично - десятичные). Информационные выходы Qi каждого каскада через преобразователь...
-
КАСКАДНОЕ ВКЛЮЧЕНИЕ СЧЕТЧИКОВ, СЧЕТЧИК - ТАЙМЕР - Цифровые устройства и микропроцессоры
Рассмотрим последовательное включение n - счетчиков с различными модулями счета Mi. Возможна постановка двух задач. В первой необходимо определить...
-
АСИНХРОННЫЙ СЧЕТЧИК C ПОСЛЕДОВАТЕЛЬНЫМ ПЕРЕНОСОМ - Цифровые устройства и микропроцессоры
В качестве примера возьмем четырехразрядный счетчик. Четыре двоичных разряда счетчика обеспечивают М = 16 состояний. Ниже приведена схема и условное...
-
СХЕМА КОНТРОЛЯ ЧЕТНОСТИ (НЕЧЕТНОСТИ) - Цифровые устройства и микропроцессоры
Схема применяется для выявления одиночных ошибок, вызванных помехами в линии связи или в блоках памяти. Метод основан на подсчете числа единиц в...
-
Применяя к выражению (13) аксиому двойного отрицания (9) получим: Yмажор =~(~( x2*x0 + x1*x0 + x2*x1))(14) Формуле (14) соответствует схема (рис.8,слева)...
-
КОДИРОВАНИЕ ИНФОРМАЦИИ В ЭВМ, СИСТЕМЫ СЧИСЛЕНИЯ - Цифровые устройства и микропроцессоры
СИСТЕМЫ СЧИСЛЕНИЯ В позиционных СС "вес" каждого разряда зависит от его позиции в числе. К числу непозиционных относится "римская" СС, например число -...
-
ПЕРЕХОДНЫЕ ПРОЦЕССЫ В ЛОГИЧЕСКИХ СХЕМАХ - Цифровые устройства и микропроцессоры
Отличие времени задержки tзд. р. от нуля при прохождении сигнала через логическую схему может приводить к возникновению помех в выходном сигнале. Эти...
-
РЕВЕРСИВНЫЙ СЧЕТЧИК - Цифровые устройства и микропроцессоры
Схема двухразрядного счетчика с общим входом сброса R, выходом переноса CR при суммировании и выходом переноса BR при вычитании приведена на рис. внизу....
-
СИНХРОННЫЙ СЧЕТЧИК С ПАРАЛЛЕЛЬНЫМ ПЕРЕНОСОМ - Цифровые устройства и микропроцессоры
В синхронном счетчике импульсы поступают на тактовые входы всех триггеров одновременно. Ниже на рисунке ниже приведен трехразрядный счетчик с модулем...
-
ЦАП И АЦП, ЦАП С МАТРИЦЕЙ РЕЗИСТОРОВ R-2R - Цифровые устройства и микропроцессоры
Цифроаналоговые преобразователи (ЦАП) численные данные преобразуют в аналоговый сигнал, Чаще в напряжение или в ток и служат для связи цифровых и...
-
ПРЕОБРАЗОВАТЕЛИ КОДА - Цифровые устройства и микропроцессоры
Преобразователи кодов (ПК) могут быть весовыми и невесовыми. Весовые ПК преобразуют информацию из одной системы счисления в другую. Основное назначение...
-
АСИНХРОННЫЙ RS - ТРИГГЕР - Цифровые устройства и микропроцессоры
Асинхронный триггер имеет два входа S(et) - установка и R(eset) - сброс и два выхода прямой - Q и инверсный - ~Q. Триггер переходит из текущего состояния...
-
ШИФРАТОР - Цифровые устройства и микропроцессоры
Шифратор (Ш) может быть неприоритетным, если допускается подача только одного активного сигнала и может быть приоритетным, если допускается подача...
-
МУЛЬТИПЛЕКСОР - Цифровые устройства и микропроцессоры
Мультиплексор передает сигнал с одного из информационных входов xi на единственный выход y, причем номер этого входа равен десятичному эквиваленту...
-
ОПРЕДЕЛЕНИЯ НЕКОТОРЫХ ПАРАМЕТРОВ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ - Цифровые устройства и микропроцессоры
Ниже приведены некоторые параметры в отечественном по ГОСТ 19480-89 и международном обозначении. Tзд. р.1,0 / tPHL - время задержки распространения при...
-
Помимо аналого-цифровых преобразователей (АЦП), работой цифровой логики могут управлять операционные усилители (ОУ) и компараторы, преобразующие...
-
ОЗУ ДИНАМИЧЕСКОГО ТИПА - Цифровые устройства и микропроцессоры
В отличие от статических ЗУ, которые хранят информацию пока включено питание, в динамических ЗУ необходима постоянная регенерация информации, однако при...
-
ОЗУ СТАТИЧЕСКОГО ТИПА - Цифровые устройства и микропроцессоры
В качестве элемента памяти используется простейший D-триггер защелка. В микросхеме 537РУ10 каждая ЯП состоит из восьми триггеров и располагаются ячейки...
-
ЗАПОМИНАЮЩИЕ УСТРОЙСТВА (ПАМЯТЬ) - Цифровые устройства и микропроцессоры
Для хранения информации в микропроцессорных системах используются запоминающие устройства на основе полупроводниковых материалов, а также магнитные и...
-
ЛОГИЧЕСКИЙ БАЗИС, СХЕМНЫЕ ОСОБЕННОСТИ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ - Цифровые устройства и микропроцессоры
Набор простейших ЛФ, позволяющих реализовать любую другую функцию называется логическим базисом (ЛБ). Функции И, ИЛИ, НЕ не являются минимальным ЛБ, т....
-
Беззнаковые числа: 0 <= D <= 2^n - 1. n - число разрядов Байт: 0-255 (DEC) Слово: 0- 65535 00..0 - 11..1 (BIN) 00..0 - 11..1 0-FF (HEX) 0- FFFF...
-
МИНИМИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ, ТАБЛИЦА КАРНО - Цифровые устройства и микропроцессоры
Полученные по формуле СДНФ (12) выражение может быть преобразовано (не всегда) к виду, имеющему меньшее число переменных и операций по сравнению с...
-
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ СХЕМЫ, ТРИГГЕРЫ - Цифровые устройства и микропроцессоры
В последовательностных схемах (ПС) выходные сигналы зависят не только от комбинаций входных, но и от значений самих выходных сигналов в предшествующий...
-
T - ТРИГГЕР, ВЗАИМНЫЕ ПРЕОБРАЗОВАНИЯ ТРИГГЕРОВ - Цифровые устройства и микропроцессоры
Анализ временной диаграммы при J = K = 1 (рис. 46) позволяет сделать два важных вывода. Во-первых, период повторения выходных импульсов увеличился в два...
-
АЦП ПАРАЛЛЕЛЬНОГО ТИПА - Цифровые устройства и микропроцессоры
В таком АЦП весь диапазон входного напряжения разбивается на 2^n интервалов. Каждому интервалу соответствует опорное напряжение Uо(i), снимаемое с...
-
Недостаток биполярного ЦАП - ненулевое значение входного кода при нулевом выходном напряжении. Преодолеть этот недостаток можно, если договориться...
-
В таблице приведены усредненные типовые значениянекоторых параметров микросхем, выполненных по различным технологиям. В различных справочникахприведенные...
СУММАТОРЫ - Цифровые устройства и микропроцессоры