D - ТРИГГЕР СО СТАТИЧЕСКИМ УПРАВЛЕНИЕМ - Цифровые устройства и микропроцессоры

D - триггер имеет два входа: информационный вход D(аtа) и вход управления записью/запоминанием (защелкиванием) L(oad)/L(atch) - отсюда его второе имя : "защелка". Последний вход часто обозначают символом C(lock). Выходной сигнал Q принимает значение равное входному D при L = 1 и сохраняет предыдущее значение Q(t+dt) = Qt при L = 0. Таблица состояний триггера имеет вид:

Q и X - могут принимать любые значения, но Q в пределах одной строки, неизменно. Таблица Карно дана на рис.41. Связующий импликант добавлен для получения схемы свободной от "гонок" (см. раздел - переходные процессы) и от инверсии входных величин. Q(t+dt) = ~L*Qt + L*D + D*Qt = L*D + Qt(~L + D) = L*D + Qt((~L + D)*(~L + L)) = L*D + Qt*((~L + D*~L) + D*L) = L*D + Qt*(~L + D*L) = ~(~(L*D) * ~(Qt*(D*L + ~L))) = ~(~(L*D) * ~(Qt*~(~(D*L) * L))).

Этой формуле соответствует схема и условное обозначение на рис.41, в центре и справа.

Если в уравнение вместо ~(D*L) * L подставить ~(D*L) * L = (~D + ~L)*L = ~D*L получится реализация D-триггера с использованием RS - триггера, но появляется дополнительный инвертор. На рис.42 приведена схема такого триггера, дополненная асинхронными инверсными входами установки и сброса ~S и ~R (эти две перекрестные связи показаны двойными линиями).

Если на вход ~S подать активный сигнал 0, а на вход ~R единицу, то Q=1 независимо от сигналов на остальных входах элемента 3. На выходе 2-го элемента по той же причине тоже единица. Три единицы встречаясь на входах элемента 4, дают на его выходе ноль, который попадая на вход 3-го элемента подтверждает его состояние. Триггер устанавливается в единицу. Причем сигналы D и L не влияют на этот процесс. В силу этого, асинхронные входы (~S и ~R) имеют наивысший приоритет. Вследствие симметричности асинхронных связей, аналогично протекает процесс при ~S=1 и ~R=0, но триггер, естественно сбрасывается (Q = 0). Уравнение синхронного D-триггерас асинхронными входами сброса/установки ~S и ~R записыватся в следующем виде: Q(t+dt) = S + ~R * (~L*Qt + L*D + D*Qt).(27)

В этом выражении до скобок записано уравнение асинхронного RS-триггера, а в скобках уравнение

D-триггера. Нетрудно увидеть, что при ~S = 0 (S = 1) и ~R = 1 все выражение равно единице (установка триггера в "1"), а при ~S = ~R = 1, RS-триггер "отключается" и схема функционирует, как D-триггер. Временные диаграммы работы триггера приведены ниже.

С момента времени t0 до момента t1 сигнал загрузки L = 1 (на входах ~R и ~S пассивный уровень) и данные с входа D беспрепятственно проходят на выход Q (свойство прозрачности D-триггера со статическим управлением видно особенно наглядно). В момент t1 триггер становится непрозрачным, информация защелкивается и последнее значение на выходе будет храниться до прихода нулевого уровня на вход ~R в момент t2. Состояние Q = 0 не изменится даже при L = D = 1 в момент t3. Триггер установится только в момент t4 по сигналу ~S = 0. Если вернуться к рис.41 и убрать из условного обозначения триггера вход C, получится повторитель и инвертор, как на приведенном рисунке, и эта схема не будет обладать свойствами памяти.

Поэтому асинхронных D - триггеров в природе не существует и определение "синхронный" по отношению к D-триггеру является избыточным.

Похожие статьи




D - ТРИГГЕР СО СТАТИЧЕСКИМ УПРАВЛЕНИЕМ - Цифровые устройства и микропроцессоры

Предыдущая | Следующая