Вибір елементної бази пристрою, Розробка схеми електричної принципової пристрою - Розробка блоку зв'язку з електроавтоматикою верстата 16Б16. Пристрій управління шпінделем

Для шинних формувачів вибираємо 4 мікросхеми К589АП26. Вхідний вузол формуємо на мікросхемах КР1533ЛЕ1 - 4 незалежних елементи "2 ИЛИ-НЕ". Сигнал ВБ (вибір банку) формуємо на мікросхемах КР1533ЛИ3 - 3 елементи "3И", КР155ЛЕ4 - 3 елементи "3ИЛИ-НЕ", КР1533ЛЕ1 - 4 елементи "2ИЛИ-НЕ", КР1533ЛИ1 - 4 елементи "2И". Сигнали РС та РД реалізовуємо на мікросхемах КР1533ЛН1 - 6 елементів "ИЛИ-НЕ", КР1533ЛИ1 - 4 елементи "2И", КР1533ЛИ3 - 3 елементи "3И", К155ЛЕ3 - 2 елементи "4ИЛИ-НЕ", КР1533ЛИ1 - 4 елементи "2И". Регістр адреси реалізовуємо на тригерах К555ТМ2- це здвоєний двухрозрядний тригер. Регістр даних будуємо на мікросхемі КР1533ИР22- це восьмирозрядний регістр. Також використовуємо мікросхему КР1533КП7- це мультиплексор. К1533КП7 - селектор - мультиплексор на 8 каналів зі стробуванням. КР155ЛА3 - 4 логічні елементи "2И-НЕ", К555ЛЛ1 - 4 логічних елемента "2ИЛИ" (Рисунок 2).

Рисунок 2

Рисунок 3

логічні елементи

Рисунок 4 - Логічні елементи

Розробка схеми електричної принципової пристрою

Розробка інтерфейсної частини блоку

Вихідні дані: адреси блоку - 160636, 160640; напруга живлення логічного блоку - 5В; напруга живлення зовнішніх пристроїв - 24 В; індикація станів схеми; розв'язання дискретних входів і виходів.

Згідно вихідних даних розробляємо інтерфейсну частину блоку:

Розробка шинних формувачів. Центральний процесор формує на лініях КДА (00-15) Н адрес. Адрес надходить на шинні формувачі DD1-DD4, виконані на чотирьох мікросхемах К589АП26 (Рисунок 5).

схема електрична принципова шинних формувачів

Рисунок 5 - Схема електрична принципова шинних формувачів

Далі проаналізуємо рівень сигналу УВ - управляючий вихід, призначений для управління напрямом передачі даних. Якщо УВ=1, передача виконується з порта В до порта С. Якщо УВ=0, передача виконується від порта А до порта В шинних формувачів. Для аналізу рівня сигнала УВ розглянемо вузол прийому вхідних сигналів управління (Рисунок 6):

схема електрична вхідного вузла

Рисунок 6 - Схема електрична вхідного вузла

Розробляємо селектор адреси. Для цього треба виділити адресу блоку - 160636, 160640, та розкласти її у двійковій системі (Таблиця 1):

Таблиця 1 - Таблиця ваги розрядів

15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

160636

1

1

1

0

0

0

0

1

1

0

0

1

1

1

1

0

160640

1

1

1

0

0

0

0

1

1

0

1

0

0

0

0

0

Згідно таблиці, розряди 15,14,13 є сигналами високого рівня, тому можна замінити ці розряди одним спільним сигналом ВУВ, позначимо його b. Крім того при звернені до блоку сигнали розрядів 8 і 7 мають високий рівень. Сигнали високого рівня формують функцію f1:

Розряди 12,11,10,9 і 6 мають низький рівень сигналу і формують функцію f0:

Функція вибір банку (fВБ) звернення до блоку здійснюється за парними адресами, тому 0-ий розряд можна не враховувати:

схема електрична принципова формування сигналу вб

Рисунок 7 - Схема електрична принципова формування сигналу ВБ

Функція звернення до регістру стану (PC) повинна формуватися тільки в випадку звернення за адресою 160636:

Функція звернення до регістру даних (РД) повинна формуватися тільки в випадку звернення за адресою 160640:

схема електрична принципова формування сигналів рс і рд

Рисунок 8 - Схема електрична принципова формування сигналів РС і РД

Розробляємо регістр адреси. Регістр адреси призначений для запам'ятовування адреси за якою звертається центральний процесор. Виконуємо регістр адреси на тригерах серії К555ТМ2, які вміщують в себе два D-тригера. Подаємо на входи тригера сигнал РС і РД і отримуємо вже сформовані та збережені сигнали завдяки сигналу СІА.

схема електрична принципова регістра адреси

Рисунок 9 - Схема електрична принципова регістра адреси

Розробляємо формувач сигналів управління. Сигнали управління записом або зчитуванням інформації формуються при обов'язковій наявності двох сигналів Вивід або Ввід та РД або РС:

схема електрична принципова формувача сигналів зчитування в рс та рд

Рисунок 10 - Схема електрична принципова формувача сигналів зчитування в РС та РД

Сигнал відповіді блоку - КСИПН, формується при наявності одного із сигналів управління:

схема електрична принципова формувача сигналу ксипн

Рисунок 11 - Схема електрична принципова формувача сигналу КСИПН

Вузол формування сигналів перемикання шинних формувачів (УВН) при зчитуванні інформації з РС та РД:

схема електрична принципова формувача сигналу увн

Рисунок 12 - Схема електрична принципова формувача сигналу УВН

Розробляємо регістр даних і регістр стану. Це вузол блоку, котрий повинен за сигналом ВИВІД РД запам'ятовувати 8 ліній сигналів, що надходить від шинного формувача, що і сформує дозволяючий сигнал на регістри, після чого дані направляться на вихід регістрів на функції. Входи регістра даних формують вхідні сигнали для функціональних вузлів (по 4 сигнали на кожний вузол ) (Рисунок 13):

схема електрична принципова регістру даних

Рисунок 13 - Схема електрична принципова регістру даних

Регістр стану ( РС) формує сигнали Дозвіл 1 і Дозвіл 2 за допомогою яких вихідні функції або видаються на верстат або їхня видача забороняється (Рисунок 14).

схема електрична принципова регістру стану

Рисунок 14 - Схема електрична принципова регістру стану

Похожие статьи




Вибір елементної бази пристрою, Розробка схеми електричної принципової пристрою - Розробка блоку зв'язку з електроавтоматикою верстата 16Б16. Пристрій управління шпінделем

Предыдущая | Следующая