Схемы ЭСЛ _ эмиттерно-связанной логики - Электроника и схемотехника аналоговых устройств

Цифровые микросхемы эмиттерно-связанной логики имеют более высокое быстродействие, чем схемы ТТЛ (даже ценой большей рассеиваемой мощности), достигшее в настоящее время субнаносекундного диапазона, так как:

    А) исключается насыщение транзисторов (время рассасывания избыточных носителей заряда t рас = 0); Б) в схеме применяются эмиттерные повторители (ЭП), ускоряющие процесс заряда емкости нагрузки, так как выходное сопротивление эмиттерного повторителя Rвых мало, ток выходной большой; В) меньше логический перепад

.

Наличие парафазного выхода дает возможность снимать прямые и инверсные значения, что позволяет уменьшить число используемых микросхем.

В отличие от простых схем ТТЛ, можно объединять выходы нескольких элементов ЭСЛ для расширения логических возможностей.

Особенность ЭСЛ заключается в том, что схема логического элемента строится на основе интегрального дифференциального усилителя (ДУ) в ключевом режиме (токовый ключ), выполненный на двух транзисторах (см. рисунок 2.24), которые могут переключать ток и при этом никогда не входят в режим насыщения. Дифференциальным усилителем называют усилитель, предназначенный для усиления разности двух входных сигналов. При этом полученное выходное напряжение не должно зависеть от абсолютного значения входных сигналов, а также от температуры окружающей среды и других факторов

Где Ку -- коэффициент усиления усилителя.

На базу одного из транзисторов, например, VTоп, подано некоторое постоянное опорное напряжение Uоп.

Изменение напряжения, подаваемого на вход UВХ ниже или выше Uоп приводит к перераспределению постоянного тока эмиттера Iэ, заданного токостабилизирующим резистором Rэ, между транзис-торами VT1 и VTоп.

При этом транзисторы не входят в режим насыщения, и, следовательно, в ключе принципиально отсутствует интервал времени рассасывания их неосновных носителей.

Существенный недоста-ток данной схемы -- выходное сопротивление выходов ве-лико, что не позволяет обеспечить высокое быстро-действие схемы. Для снижения выходного сопротивления к коллекторным выходам подключают эмиттерные повторители. Для получения нескольких логических входов используют один пороговый транзистор и несколько параллельно включенных входных транзисторов.

Рассмотрим логические элементы НЕ, ИЛИ-НЕ, И-НЕ.

А) схема инвертора на МДП приведена на рисунке 2.26.

Транзистор VT1 работает в ключевом режиме, VT2 - всегда в активном. VT2 является нелинейной нагрузкой.

При запертом VT1 транзистор VT2 _ в активном режиме, ближе к насыщению, при насыщенном VT1 транзистор VT2 - в активном, ближе к отсечке.

При подаче на вход х низкого уровня напряжения VT1 запирается, VT2 близок к насыщению, на выходе ключа высокий уровень напряжения. При подаче на вход х высокого уровня напряжения VT1 отпирается, VT2 близок к отсечке, на выходе ключа низкий уровень напряжения. Выполняется операция

;

Б) в двухвходовой схеме ИЛИ-НЕ (см. рисунок 2.27) входные транзисторы VT1 и VT2 соединены параллельно. Если хотя бы на один из входов подан высокий уровень напряжения, соответствующий транзистор отпирается, и на выходе схемы будет низкий уровень. И только при подаче на все входы схемы низкого уровня транзисторы VT1 и VT2 запрутся, и на выходе появится высокий уровень. Выполняется операция

;

В) в двухвходовой схеме И-НЕ (см. рисунок 2.28) входные транзисторы VT1 и VT2 соединены последовательно. Если хотя бы на один из входов подан низкий уровень напряжения, соответствующий транзистор запирается, ток через входные транзисторы не течет, и на выходе схемы будет высокий уровень. И только при подаче на все входы схемы высокого уровня транзисторы VT1 и VT2 откроются, течет ток, и на выходе будет низкий уровень. Выполняется операция

.

Основу микросхем КМДП составляет ключевой каскад на двух соединенных стоками МДП-транзисторах VT1 и VT2 (см. рисунок 2.29) с различными типами проводимости. Транзистор VT1 имеет канал с проводимостью n-типа; VT2 - канал с проводимостью р-типа. На соединенные вместе затворы подается входной сигнал x. Для КМДП принято, чтобы единица отображалась высоким уровнем, а ноль - низким.

Напряжение питания Е положительной полярности может составлять от 3 до 15 В. Напряжение низкого уровня для микросхем КМДП равно 0,001 В, а напряжение высокого уровня практически равно напряжению питания.

При подаче на вход напряжения высокого уровня транзистор VT1 открывается, а транзистор VT2 закрывается. На выходе устанавливается напряжение низкого уровня. При подаче на вход напряжения низкого уровня транзистор VT1 закрыт, а транзистор VT2 открыт. Напряжение источника питания через открытый транзистор VT2 подается на выход каскада -- это напряжение высокого уровня. Таким образом, данный ключевой каскад реализует логическую функцию НЕ.

Следует отметить одну важную особенность КМДП-ключа и интегральных микросхем на его основе -- в статическом режиме потребляемая от источника питания мощность меньше на несколько порядков по сравнению с мощностью самых маломощных логических элементов ТТЛ и ТТЛШ. Это объясняется тем, что в статическом режиме один из транзисторов закрыт и, следовательно, ток через ключ не проходит.

Схема логического элемента ИЛИ-НЕ на основе КМДП-ключа приведена на рисунке 2.30. Если на оба входа поданы сигналы низкого уровня, то транзисторы VT3 и VT4 будут открыты, так как имеют канал с проводимостью р-типа, а транзисторы VT1 и VT2 -- закрыты, так как имеют канал с проводимостью n-типа. Таким образом, на выходе установится напряжение высокого уровня (логическая единица). При подаче напряжения высокого уровня хотя бы на один из входов соответствующий транзистор VT3 или VT4 закроется, т. е. ток через них не течет, а транзистор VT1 или VT2 соответственно откроется. На выходе установится напряжение низкого уровня (логический ноль). Видно, что данная схема реализует логическую функцию ИЛИ--НЕ.

Устройство базового элемента И--НЕ как бы обратно устройству элемента ИЛИ--НЕ: параллельно соединены транзисторы с каналами р-типа, а последовательно -- с каналами п-типа (см. рисунок 2.31). Работа данной схемы абсолютно идентична работе элемента ИЛИ--НЕ с тем исключением, что напряжение низкого уровня на выходе устанавливается только при одновременной подаче на оба входа элемента напряжения высокого уровня, а во всех остальных случаях на выходе будет присутствовать напряжение высокого уровня. Действительно, при одновременной подаче на входы x1 и x2 напряжения высокого уровня транзисторы VT1 и VT2 открываются, а транзисторы VT3 и VT4 закрываются. На выходе устанавливается напряжение низкого уровня (логический ноль). При подаче хотя бы на один из входов напряжения низкого уровня один из параллельно включенных транзисторов VT3 или VT4 открывается, а соответствующий ему комплементарный транзистор (VT1 или VT2) закрывается. На выход в этом случае через соответствующий открытый транзистор передается напряжение источника питания. На выходе устанавливается напряжение высокого уровня (логическая единица).

Похожие статьи




Схемы ЭСЛ _ эмиттерно-связанной логики - Электроника и схемотехника аналоговых устройств

Предыдущая | Следующая