Разработка принципиальных схем функциональных блоков - Разработка кодека сверточного кода с алгоритмом порогового декодирования

При разработке принципиальных электрических схем функциональных блоков кодека необходимо выполнение следующих требований [2]:

    1. Простота схемотехнических решений. 2. Патентная чистота схемотехнических решений или оригинальность данных решений. 3. Наличие встроенных автоматизированных систем технического контроля и диагностики кодека. 4. Минимальный объем оборудования кодека.

Принципиальные электрические схемы кодера и декодера представлены в приложении 1 и приложении 2 соответственно.

КРИ-1/2 КРИ-1/3

Эти блоки могут быть реализованы с помощью следующих интегральных микросхем (ИМС): КР1533ИЕ5, КР1533ЛИ3, КР1533ТМ8.

Микросхема КР1533ИЕ5 представляет собой четырехразрядный двоично-десятичный счетчик, микросхема КР1533ЛИ3 - три идентичных трехвходовых логических элемента 3И со стандартными выходами ТТЛ. Конструктивно связанные микросхемы КР1533ЛИ3 и КР1533ИЕ5 используются для реализации делителя частоты на семь и на восемь для КРИ-1/7 КРИ-1/8 соответственно. Распределение входящей последовательности осуществляется с использованием 4 микросхем КР1533ТМ8, каждая из которых представляет собой четыре синхронных D-триггеров с прямыми и инверсными выходами. Принципиальная схема КРИ 1/2 представлена на рисунке 5.1.

принципиальная схема кри 1/2

Рисунок 5.1 - Принципиальная схема КРИ 1/2

ФПСк и ФПСд

Данные блоки реализованы на следующих ИМС: КР1533ТМ8 и КР1533ЛП5.

Микросхема КР1533ЛП5 содержит четыре независимых элемента "исключающее ИЛИ" со стандартными выходами ТТЛ. Принципиальная схема ФПСк приведена на рисунке 5.2.

КОИ 3/1 и КОИ 2/1

Эти блоки реализованы на ИМС КР1533КП7, КР1533ЛН1, КР1533ИЕ5.

Микросхема КР1533КП7 представляет собой селектор-мультиплексор 8 к 1 и в зависимости от кода, установленного на адресных входах А1 - А3, разрешает прохождение сигнала на выходы Y и только одного из восьми информационных входов D0 - D7, при этом на входе стробирования должно быть установлено напряжение низкого уровня U0, КР1533ЛН1 - шесть элементов НЕ. Принципиальная схема КОИ 3/1 приведена на рисунке 5.3.

принципиальная схема кои 3/1

Рисунок 5.3 - Принципиальная схема КОИ 3/1

АСП и ФСП

Блок АСП реализуется с использованием ИМС КР1533ТМ8 и КР1533ЛП5. Принципиальная электрическая схема ПЭ декодера ССК может быть выполнена с применением ИМС КР1533ЛИ1.

Блок ФСП реализован на одной микросхеме КР1533ЛП5.

Принципиальная схема АСП с двумя ПЭ представлена на рисунке 5.4.

принципиальная схема асп

Рисунок 5.4 - Принципиальная схема АСП

Корректор ошибок

Корректор ошибок (КО) декодера выполняется в виде семи регистров сдвига, каждый из которых содержит 7 ячеек памяти. Коррекция информационных символов может осуществляться с применением микросхем КР1533ТМ9 и одного сумматора по модулю два микросхемы КР1533ЛП5. Принципиальная схема КО представлена на рисунке 5.5.

Похожие статьи




Разработка принципиальных схем функциональных блоков - Разработка кодека сверточного кода с алгоритмом порогового декодирования

Предыдущая | Следующая