Память "ОЗУ" - Разработка и моделирование схемы устройства для побайтной передачи информации в однопроводную линию

Блоки памяти являются одними из основных компонентов, применяемых для реализации различных вычислительных устройств. Если для создания вычислительного устройства используется микросхема программируемой логики (ПЛИС, FPGA), то для построения блоков памяти могут быть использованы внутренние ресурсы этой микросхемы. В случае необходимости, к ПЛИС можно подключать дополнительные внешние микросхемы памяти.

Это оперативное запоминающее устройство (ОЗУ, RAM), содержащее 32 8-разрядных слова.

Для реализации блоков памяти в микросхеме 2С35 семейства Cyclone II имеются специализированные блоки, которые называются М4К. Такой блок содержит 4096 бит памяти и позволяет использовать различные способы конфигурации. Обычно, конфигурация блока памяти задается отношением количества слов к их разрядности (Depth x Width). Блок М4К поддерживает следующие способы конфигурации: 4К х 1, 2К х 2, 1К х 4 и 512 х 8. В нашем проекте мы будем использовать первые 32 слова в блоке памяти, сконфигурированном по схеме 512 х 8.

Существуют еще две особенности специализированных блоков памяти М4К. Во-первых, в них присутствуют встроенные регистры для всех входных и выходных сигналов, которые используются для их синхронизации с входной тактовой частотой. Во-вторых, блоки М4К имеют независимые порты для чтения и записи данных. Обязательным требованием при применении блоков М4К является синхронизации входных и / или выходных сигналов. С учетом этого требования, схема реализуемого блока памяти будет выглядеть, как показано на рисунке 2. Для входных сигналов Address, DataIn и Write используются входные регистры, синхронизированные с тактовой частотой Clock. Для выходного сигнала DataOut регистр не используется [1].

Похожие статьи




Память "ОЗУ" - Разработка и моделирование схемы устройства для побайтной передачи информации в однопроводную линию

Предыдущая | Следующая