Введение, Функциональная схема устройства - Разработка микропроцессорной системы на базе микропроцессора Intel 8086

В данной работе разрабатывается микропроцессорная система минимальной конфигурацией, что предполагает использование управляющих сигналов, формируемых непосредственно на выводах микропроцессораIntel 8086. Структурная схема системы представлена на рисунке 1(см. ниже).

Данная работа является актуальной в связи с тем, что устройства на основе микропроцессоров широко используются в наше время и сейчас наврятли можно представить себе даже примитивное электронное устройство построенное без использования микропроцессорных технологий.

Рис. 1. Структура МПС на базе микропроцессора Intel 8086

Функциональная схема устройства

Микропроцессорный модуль является по сути основным узлом микропроцессорной системы. В его состав входит сам микропроцессор, тактовый генератор, буферные регистры, шинный формирователь, дешифратор адреса контроллера прерываний и контроллер прерываний. Функциональная схема микропроцессорного модуля представлена на рисунке 2.

Тактовый генератор служит для генерации тактирующего сигнала обеспечивающего синхронизацию работы микропроцессора и микропроцессорной системы в целом. Так же формирует сигнала "ready" служащий для индикации момента когда установились частота генерируемого сигнала, и сигнала "reset" служащего для сброса микропроцессора и других элементов системы.

Генератор тактовых импульсов имеет в своем составе кварцевый резонатор для обеспечения повышенной стабильности частоты генерируемого сигнала, кнопку сброса обеспечивающую выдачу генератором на вход процессора сигнала reset, RC цепь исключающую эффект "дребезга" контактов при нажатии кнопки сброса. Генератор имеет пять входов и три выхода. К входам X1 и X2 подключается кварцевый резонатор, вход F/C служит для выбора внутреннего или внешнего задающего генератора, при подаче на него логического "0" генерация тактовых импульсов производится внутренним генератором, при подаче "1" - внешним задающим генератором, вход CSN позволяет обеспечить синхронизацию тактовых сигналов путем сброса делителей частоты при работе от внешнего задающего генератора. Входы F/C и CSN в данной схеме заземлены. Ко входу RES подключается кнопка сброса. На выходе CLK подключенному ко входу CLK процессора, формируется тактовый сигнал генерируемый генератором. Выход RES служит для выдачи сигнала сброса, и подключен ко входу CLR процессора. Выход RDY генератора подключен ко входу RDY процессора, и выдает сигнал готовности генератора.

Микропроцессор обеспечивает выполнение программы хранящейся в модуле памяти, формирует адреса и сигналы управления для обращения к определенным ячейкам памяти модуля памяти, и отдельным элементам системы, таким как порты ввода/вывода, контроллер прерываний. Ниже поясняется назначение этих сигналов:

A/D (15-0) - адрес ячейки памяти, порта ввода/вывода, или контроллера прерываний;

STB - выход строба адреса. Служит сигналом разрешения передачи адреса для буферного регистра.

OP/IP - сигнал для шинного формирователя, служащий для указания направления передачи данных (в CPU/ от CPU).

DE - сигнал активизации шины данных. Низкий уровень подключает микропроцессор к шине данных, высокий уровень переводит выходы шинного формирователя в высокоимпедансное состояние.

INTA - выход сигнала подтверждения прерывания. Низкий уровень стробирует ввод в микропроцессор информации из источника, вызвавшего прерывание.

M/IO - сигнал служащий для различения обращения к модулю памяти или модулю ввода/вывода.

R - сигнал стробирующий чтение данных из модуля памяти или модуля ввода/вывода.

W - сигнал стробирующий запись данных в модуль памяти или модуль ввода/вывода.

INT - сигнал запроса прерывания. Передается от контроллера прерываний в микропроцессор при необходимости прервать выполнение текущей задачи, и перейти к обработке прерывания.

Буферный регистр служит для удержания адреса на шине адреса (буферизация), в течении некоторого времени определяемого сигналом STB.

Так же служит для усиления сигналов A/D (15-0).

Шинный формирователь служит для коммутации микропроцессора с шиной данных, выбора направления передачи данных, усиления сигнала выдаваемого микропроцессором на шину.

Контроллер прерываний обеспечивает согласование сигналов запроса прерывания, поступающих от модуля ввода/вывода с процессором.

Модуль памяти обеспечивает запись, чтение, хранение данных. Хранит программу необходимую для работы процессора.

Модуль ввода/вывода обеспечивает обмен данными между микропроцессорной системой и подключаемыми к ней внешними устройствами.

Шина адреса шестнадцати разрядная шина, служащая для передачи адреса ячейки памяти при обращении к модулю памяти, адреса порта при обращении к портам ввода/вывода, или адреса контроллера прерываний при обмене данными между контроллером прерываний и процессором.

Шина данных восьми разрядная шина, необходимая для обмена данными между процессором и контроллером прерываний, процессором и модулем памяти, процессором и модулем ввода/вывода.

Шина управления служит для передачи управляющих сигналов таких как чтение данных, запись данных, выбор порт/память при адресации, и др., от процессора к другим модулям системы, а так же для передачи сигналов запроса прерывания от модуля ввода/вывода к процессору.

Входы буферных регистров подключены к выходам AD0-AD15 микропроцессора, выходы подключены к шине адреса. На вход стробирования STB поступает сигнал сторбирования адреса STB с процессора, ко входу выбора микросхемы OE подведен логический "0".

Входы данных Шинного формирователя подключены к входам/выходам AD0-AD7 микропроцессора, выходы подключены к шине данных. На вход направления передачи данных поступает сигнал OP/IP с процессора, ко входу выбора микросхемы CS подведен сигнал DE формируемый процессором.

Микропроцессорная система состоит из десяти основных узлов:

    - Тактовый генератор G; - Микропроцессор CPU; - Буферный регистр RG; - Шинный формирователь; - Контроллер прерываний IC; - Модуль памяти; - Модуль ввода/вывода; - Шина адреса ША; - Шина данных ШД; - Шина управления ШУ.

На микросхеме DD6 выполнен дешифратор адреса для контроллера прерываний (IC). Ко входу дешифратора подключены все разряды шины адреса и сигнал M/IO. На выходе дешифратора формируется логический "0" если все разряды шины адреса находятся в состоянии логического "0" и сигнал M/IO сигнализирует о выборе устройства ввода/вывода. Выход дешифратора подключен ко входу CS (выбор микросхемы) контроллера прерываний.

Контроллер прерываний подключается к шине данных через входы/выходы D0-D7. Вход A0, подключенный к младшему разряду шины адреса используется для выбора регистров контроллера при обмене данными между контроллером и процессором. Выход INT подключенный к одноименному входу процессора используется для формирования запроса прерывания контроллером, в свою очередь вход контроллера INTA обеспечивает получение подтверждения прерывания. Сигналы R и W являются стробирующими сигналами чтения и записи информации соответственно. Вход SP подтянутый к логической "1", служит для выбора роли микросхемы (ведущий "1", ведомый "0") если используется несколько микросхем одновременно. На входы IR0-IR22 поступают запросы прерывания от модуля ввода/вывода.

Рис. 2. Функциональная схема МПС

Похожие статьи




Введение, Функциональная схема устройства - Разработка микропроцессорной системы на базе микропроцессора Intel 8086

Предыдущая | Следующая