Описание электрической принципиальной схемы арифметического устройства для выполнения сложения и вычитания десятичных чисел - Конструирование СВТ

Электрическая принципиальная схема арифметического устройства для выполнения сложения и вычитания десятичных чисел представлена на графическом листе Э3. Подробное описание функционирования данной схемы изложено в §2.4.

На арифметическое устройство для выполнения сложения и вычитания десятичных чисел поступают:

    1) Операнд А на регистр К1533ИР35 (D23) и его знак на триггер К1533ТМ2 (D25.1), прием операнда по сигналу разрешения приема с конъюнктора К1533ЛИ6 (D22.1); 2) операнд В на регистр К1533ИР35 (D24) и его знак на триггер К1533ТМ2 D25.2), прием операнда по сигналу разрешения приема с конъюнктора К1533ЛИ6 (D22.1).

Правильность приема операндов обеспечивает схема контроля на появление недопустимых кодов. Операнды А и В по-тетрадно поступают на дешифраторы К1533ИД3 (D2?D5), которые расшифровывают входные коды. При этом сигналы с выходов 0?9 дешифраторов поступают на дизъюнкторы К1533ЛЛ4 (D7?D10, D14, D16, D17, D19.1, D19.3, D20.1, D19.3), а с выходов 10?15 - на элементы "стрелка Пирса" К1533ЛЕ4 (D11, D12, D13.1) и К1533ЛЕ1 (D18). С помощью дизъюнкторов К1533ЛЛ4 (D19.2, D19.4, D20.2, D20.4, D21) и конъюнктора К1533ЛИ6 (D22.1) формируется сигнал разрешения приема на регистры К1533ИР35 (D23, D24). Регистры К1533ИР35 (D23, D24) не примут операнды, если дешифратор расшифровал входной код по выходам 10?15.

Сигнал Сложение/Вычитание формируется на элементе М2 К1533ЛП5 (D26.3) и храниться в триггере К1533ТМ2 (D29.1).

Рассмотрим выполнение операции Сложение/Вычитание.

Сложение

Эта операция будет происходить когда знаки операндов А и В одинаковые. На триггере К1533ТМ2 (D25), на элементах М2 К1533ЛП5 (D26.1, D26.2, D38?D41), на конъюнторах К1533ЛИ1 (D27.1, D27.2, D30?D37), и на инверторах К1533ЛН1 (D28.1?D28.3), произойдет проверка знаков, и операнды запишутся в регистры К1533ИР35 (D42, D43). Операнд А запишется в регистр К1533ИР35 (D42), а операнд B в регистр К1533ИР35 (D43). На регистрах К1533ИР16 (D44, D55), на конъюнторах (D47, D48, D51, D56, D57, D60), на сумматорах К555ИМ6 (D53, D54) и регистре К1533ИР35 (D61) производится коррекция тетрад (прибавится 0110(2)). Сумматоры К555ИМ6 (D58, D59) складывают операнды А и В. Переносы из тетрад записываются в триггеры К153ТМ2 (D62). На конъюнторах (D63, D64, D69?D72, D75?D76), регистрах К1533ИР16 (D65?D68, D77, D78) и сумматорах К555ИМ6 (D73, D74) производится коррекция тетрад (если не было переноса из тетрады). Регистры К1533ИР16 (D95, D96) являются выходными регистрами. На инверторах К1533ЛН1 (D97, D28.4), на конъюнторах К1533KB6 (D100) и конъюнкторе К1533ЛИ1 (D27.4) производится проверка результата на равенство нулю. На элементах М2 (D98, D99.1, D26.4) и инверторе К1533ЛН1 (D28.5) производится проверка на четность результата (формируется контрольный разряд).

Вычитание

Эта операция будет происходить когда знаки операндов А и В разные. На триггере К1533ТМ2 (D25), на элементах М2 К1533ЛП5 (D26.1, D26.2, D38?D41), на конъюнторах К1533ЛИ1 (D27.1, D27.2, D30?D37), и на инверторах К1533ЛН1 (D28.1?D28.3), произойдет проверка знаков, и операнды запишутся в регистры К1533ИР35 (D42, D43). Причем отрицательный операнд запишется в регистр К1533ИР35 (D42), а положительный операнд в регистр К1533ИР35 (D43). На элементах М2 (D45, D46), конъюнторах (D49, D50) и регистре К1533ИР35 (D52) производится перевод операнда А из прямого кода в обратный и подается 1 на вход переноса сумматора К555ИМ6 (D58). Сумматоры К1533ИМ6 (D58, D59) складывают операнды А и В. Переносы из тетрад записываются в триггеры К1533ТМ2 (D62). На конъюнторах (D63, D64, D69?D72, D75?D76), регистрах К1533ИР16 (D65?D68, D77, D78) и сумматорах К555ИМ6 (D73, D74) производится коррекция тетрад (если не было переноса из тетрады). Если результат положительный, то результат записывается в регистры К1533ИР16 (D95, D96). Если результат отрицательный, то на регистрах К1533ИР16 (D79, D80, D87, D88), элементах М2 К1533ЛП5 (D81, D82), на конъюнторах (D83?D86, D89, D90, D93, D94) и на сумматорах К555ИМ6 (D91, D92) производится перевод результата из дополнительного кода в прямой код и прибавление к обеим тетрадам 1010(2). Регистры КР1533ИР16 (D95, D96) являются выходными регистрами. На инверторах К1533ЛН1 (D97, D28.4), на конъюнторах К1533KB6 (D100) и конъюнкторе К1533ЛИ1 (D27.4) производится проверка результата на равенство нулю. На элементах М2 (D98, D99.1, D26.4) и инверторе К1533ЛН1 (D28.5) производится проверка на четность результата (формируется контрольный разряд).

Все управление в схеме осуществляется с помощью устройства управления построенного на элементах D6 и D15.

Похожие статьи




Описание электрической принципиальной схемы арифметического устройства для выполнения сложения и вычитания десятичных чисел - Конструирование СВТ

Предыдущая | Следующая